Offene Werkzeuge zur Herstellung eines Sicherheitschips genutzt

Das Forschungsprojekt HEP hat ein offenes, flexibles Design für einen Sicherheitschip vorgestellt. Das Projekt „Härtung der Wertschöpfungskette durch quelloffene, vertrauenswürdige EDA-Tools und Prozessoren (HEP)” verwendet quelloffene, kostenlose Komponenten und Werkzeuge für die Herstellung eines Chips, der im IHP – Leibniz-Institut für innovative Mikroelektronik gefertigt wurde. Die leichte Zugänglichkeit des erprobten Ablaufs setzt neue Maßstäbe für Entwicklungszeiten und verringert den Lernaufwand beim Thema Chipdesign deutlich. Mit den verwendeten Tools und Designs war es dem Forschungskonsortium möglich, innerhalb von zwei Jahren einen prototypischen Sicherheitschip zu definieren, zu entwerfen und zu fertigen. Der erprobte Ablauf zeigt, dass das Entwerfen von Microchips unter Verwendung von offenen Tools für jedermann – Studenten, KMUs und Großindustrie – zugänglich, preiswert umsetzbar und schnell verfügbar sein kann.

Das TU-Fachgebiet Security in Telecommunications unter Leitung von Prof. Dr. Jean-Pierre Seifert hat das Projekt gemeinsam mit Partnern aus Industrie und Forschung initiiert und war maßgeblich an der Entwicklung beteiligt. „Das Innovative an diesem Projekt ist die Anwendung des Open-Source-Gedankens und die mathematische Verifikation der Korrektheit des Chipdesigns auf Mikrochips bis hin zu Sicherheitsmodulen und zwar vom Entwurf bis zur Einreichung des Designs bei einer Fabrik“, sagt Prof. Dr. Jean-Pierre Seifert.

Das so gefertigte Hardware-Security-Module (HSM) stellt unter anderem einen Krypto-Beschleuniger sowie manipulationssichere Sicherheitsfunktionen zur Verfügung. Die dabei verwendeten Tools wurden in eine gemeinsame Entwicklungsumgebung integriert und um fehlende Funktionalität erweitert. Das von Google getriebene Open Titan-Projekt ist ähnlich gelagert, aber mit HEP existiert jetzt das erste europäische Projekt. HEP zeichnet sich besonders durch einen sehr kurzen Entwicklungszyklus aus.

Sicherheitschips sind für viele Anbieter elektronischer Geräte, von den kleinsten persönlichen Geräten bis hin zu Automobilen, essenziell. Sie führen kryptographische Operationen aus und sollen Manipulationen, Fehlfunktionen und Unfälle verhindern. Diese Chips sollten offen, flexibel anpassbar und mathematisch bewiesenermaßen sicher sein. Angesichts globaler Wertschöpfungsketten mit zahlreichen Akteuren stellt die Versorgung mit derartigen kosteneffizienten Komponenten eine große Herausforderung dar. Quelloffene Designs, bei denen der sogenannte Source Code zur Überprüfung durch Dritte bekannt gemacht wird, bieten hier eine vielseitige Alternative, solange ihre Sicherheit mit den Werkzeugen zum Schaltungsentwurf (EDA) gewährleistet werden kann. Hieran arbeitet das Forschungsprojekt HEP, das im Rahmen der Initiative „Vertrauenswürdige Elektronik“ vom BMBF gefördert wird.

Das Team von Prof. Dr. Jean-Pierre Seifert war vor allem an folgendem beteiligt: Dem Design des HSMs, der Überprüfung der sicheren Herstellung, der Entwicklung von Konzepten zur Nutzung des HSMs und der Entwicklung einer Strategie zur breiteren Verwendung offener, freier, mathematisch verifizierter Komponenten. Zum Design gehören folgende Komponenten, die implementiert wurden:

• Erweiterung der SpinalHDL-Sprache: Das Forschungskonsortium hat die offene Hardware-Beschreibungssprache SpinalHDL erweitert, um die halbautomatisierte Implementierung von Sicherheitseigenschaften zu ermöglichen. Dadurch wird ausgeschlossen, dass während der nachfolgenden Schritte zum Chipdesign sicherheitsrelevante Schritte als überflüssig gelöscht werden.
• Formale Verifikation des VexRiscv-Prozessors: Die korrekte Funktion des VexRiscv-Prozessors, eines RISC-V Designs, wurde mittels formaler Verifikation mathematisch weitgehend bewiesen.
• Entwicklung eines quelloffenen Crypto-Beschleunigers: Die Sicherheit und Leistung des Prozessors wurden mit der Entwicklung eines quelloffenen Crypto-Beschleunigers erhöht.
• Entwicklung offener Maskierung: Kryptografische Berechnungen könnten evtl. durch Seitenkanäle, wie den Stromverbrauch, verfolgt und hieraus Schlüssel berechnet werden. Mit einem neu entwickelten, halbautomatisierten, offenen Tool zur Maskierung wird dem entgegengewirkt.
• Integration von realen, in Europa herstellbaren, prozessspezifischen Daten (PDK) des IHP in Openlane: Openlane ist eine von unabhängigen Entwicklern, Google, efabless und anfangs auch durch die DARPA geförderte offene Toolkette, um eine Hardware-Beschreibung in dreidimensionale Chipdesigns umzuwandeln. Openlane besteht seinerseits teilweise aus offenen, europäischen Tools, wie Yosys und Klayout. Die Ergebnisse von Openlane müssen jedoch an die fabrikationsspezifischen Prozesse angepasst werden, damit der Chip einwandfrei funktioniert. Diese Spezifikationen sind im sogenannten PDK (Process Design Kit) beschrieben. Erstmals wurde in HEP ein europäisches PDK mit dem offenen Openlane verwendet, letzteres wurde hierfür verbessert.
• Die Arbeiten im Projekt HEP haben den Grundstein für das erste europäische, speziell für offene Tools entwickelte PDK gelegt.
• Integration des Managements eines Hardware Security Module in einen Crypto-Driver für Autosar (AUTomotive Open System ARchitecture) des Partners Elektrobit.
   

Das Projekt HEP wird vom IHP – Leibniz-Institut für innovative Mikroelektronik geleitet. Neben der TU Berlin gehören zu den weiteren Partnern:

•           IAV GmbH Ingenieursgesellschaft Auto und Verkehr

•           Elektrobit Automotive GmbH

•           Deutsches Forschungszentrum für Künstliche Intelligenz GmbH

•           Fraunhofer-Institut für Sichere Informationstechnologie SIT

•           Hochschule RheinMain

•           Ruhr-Universität Bochum, Lehrstuhl für Security Engineering

Assoziierte Partner sind:

•           CARIAD SE (A Volkswagen Group Company)

•           HENSOLDT Cyber GmbH

•           Hyperstone GmbH

•           Robert Bosch GmbH

•           Swissbit Germany AG

Gefördert wurde das Vorhaben vom Bundesministerium für Bildung und Forschung (BMBF).